Форум АО "НИИЭТ"

Тогда, конечно, не очень ясно. А можете сюда скопировать содержимое окна "Console" после окончания компиляции?

Коллеги, столкнулся с проблемой следующего рода. Занимаюсь генерацией кода из моделей где без явного указания в исполняемом коде генерируются числа в формате 1.0 что в GCC понимается как double, следовательно компилятор вместо использования инструкций сопроцессора тянет функции библиотеки double, в...

Добрый день В документации есть некоторые расхождения по поводу эффекта SPI->CR1->SPH при работе в режиме SPI. Страница 102 ТО: По умолчанию, бит SPH сброшен и выставление данных <...> происходит по переднему фронту сигнала синхронизации, а выборка – по заднему . На той же странице ТО картинка, где ...

Благодарю!

Здравствуйте Не подскажете, как правильно включать GPIO для модуля захвата на 035? Если точнее, как задать, что требуемая альтернативная функция от ножек - это именно функция модуля захвата, а не JTAG? По описанию мне показалось, что для этого нужно в NVR-памяти задать 0 в бит разрешения работы JTAG...

Большое спасибо за ответ.

Добрый день В старой документации (ранее 2016 года, видимо) за CAN0 TX отвечали пины: B3, B14, G0, G7. За CAN1 TX отвечали пины: C1, D11, F14, G3. То есть у каждого CAN по 4 варианта для TX. В новой документации (от 15.03.2019) за CAN0 TX отвечают пины: B3, B14, D11, G0, G7. За CAN1 TX отвечают пины...

Приведите пример такого функционала, хоть посмотреть а это чудо. Мне не совсем понятно зачем и для чего оно нужно. Разобрать .elf файл вовсе не сложно, но в каком конкретно виде нужно представить имеющуюся в нём информацию не понятно. Вот например, как это сделано в TI код композер студио. Там можн...

Для справки: Кварц стоит на 12 МГц, делители выбраны такие: NT_COMMON_REG->PLL_OD = 0; // Выходной делитель NO = 1 NT_COMMON_REG->PLL_NR = 1; // Опорный делитель NR = PLL_NR + 2 = 3 NT_COMMON_REG->PLL_CTRL_bit.PLL_DIV = 0; // N = 2 * (PLL_DIV + 1) = 2 NT_COMMON_REG->PLL_NF = 48; // Делитель обратной...

Подскажите пожалуйста такую вещь. Нам нужно сбрасывать проц вочдогом. Для этого нужно использовать дополнительный делитель PLL. Но ещё, как я понял из этой ветки, желательно Fvco ставить ниже 250 МГц. Но похоже, получить ровно 100 МГц на процессоре получится только при Fvco равной 200 МГц, а это на ...