1273ПА5У

Аналого-цифровые и интерфейсные интегральные схемы разработки ОАО "НИИЭТ"

Модераторы: pip, sva, sur

sur
Сообщения: 11
Зарегистрирован: 19 сен 2013, 09:08
Предприятие: ОАО "НИИЭТ"
Откуда: Воронеж

Re: 1273ПА5У

Сообщение sur » 28 июл 2014, 15:39

san писал(а): Вопросы:
1. В режиме ФАПЧ ВЫКЛЮЧЕН (рекомендуется) требуется FCLK 250 МГц. Можно ли для тактирования ЦАП применить LVDS --> LVPECL приемник (для существующих приемников LVDS -->CMOS/LVTTL 250 МГц – это предельная частота). Достаточно будет для дифференциального входа CLOCK уровня LVPECL (0,8 – 1,0)В. В аналоге AD9772 это делать можно (в табл. 3 CLOCK INPUT = 0,5 – 1,5 B). И соответственно, можно ли для тактирования ЦАП использовать генератор с выходом LVPECL или только CMOS/LVTTL.
2. Если в данном случае использовать ЦАП в режиме ФАПЧ ВКЛЮЧЕН (FCLK=125 МГц, можно использовать приемники LVDS -->CMOS/LVTTL) какой нужно установить коэффициент деления для частоты 1 или 2, чтобы работал ФНЧ ? Заполнение нулями не требуется.
1) Использование для тактирования ЦАП генератор с выходными уровнями LVPECL допускается.

2) В данном ЦАП режим отключения цифрового фильтра не предусмотрен, возможно лишь переключение режима его работы ФНЧ(MOD0=0)/ФВЧ(MOD0=1). Коэффициент деления петли ФАПЧ(в режиме ФАПЧ ВКЛЮЧЕН) следует выбирать таким образом, чтобы частота работы внутреннего ГУН была в диапазоне 96-400МГЦ. Т.е. в Вашем случае для тактовой частоты 125МГц необходимо установить коэффициент деления равным 1 (DIV0=0, DIV1=0), при этом частота внутреннего ГУН и частота обновления выхода составит 250МГц.

litant
Сообщения: 3
Зарегистрирован: 25 фев 2015, 14:33

Re: 1273ПА5У

Сообщение litant » 25 фев 2015, 14:57

Добрый день, хотим использовать ваш ЦАП 1273ПА5 подскажите правильно ли мы поняли:
14 разрядные данные будут поступать с ПЛИС частотой 90 МГц. На вход CLOCK я подать 180МГц не могу (максимальная частота обновления входных данных 160 МГц;). Значит я должен подать на вход CLOCK = 90 МГц и умножить внутри на 2 для входного регистра ЦАП. Фильтры внутри ЦАП используем. Какие значения DIV0, DIV1 мне надо?

Спасибо. Антон.

xkeen
Специалист
Сообщения: 26
Зарегистрирован: 15 дек 2009, 17:44
Предприятие: niiet
Откуда: Воронеж
Contact:

Re: 1273ПА5У

Сообщение xkeen » 25 фев 2015, 17:07

litant писал(а):Добрый день, хотим использовать ваш ЦАП 1273ПА5 подскажите правильно ли мы поняли:
14 разрядные данные будут поступать с ПЛИС частотой 90 МГц. На вход CLOCK я подать 180МГц не могу (максимальная частота обновления входных данных 160 МГц;). Значит я должен подать на вход CLOCK = 90 МГц и умножить внутри на 2 для входного регистра ЦАП. Фильтры внутри ЦАП используем. Какие значения DIV0, DIV1 мне надо?
Здравствуйте, Антон.
Умножение внутри схемы на 2 требуется не для входных регистров (они должны работать с частотой поступления данных), а для интерполирующего фильтра. Для Вашего случая при частоте поступления данных 90МГц и тактовой частоте 90МГц значения коэффициентов делителя DIV0=0, DIV1=0. Частота обновления выхода составит 180МГц.
Ведущий инженер-конструктор ОАО "НИИЭТ"

litant
Сообщения: 3
Зарегистрирован: 25 фев 2015, 14:33

Re: 1273ПА5У

Сообщение litant » 25 фев 2015, 18:20

Из ТО на 1273ПА5: "Входной код подается на цифровые входы DB13-DB0. По положительному фронту тактового сигнала входной код записывается в триггеры-защелки и хранится в них до приема следующего кода." Как я понимаю что-бы защелкнуть данные с изменением 90 МГц, требуется тактовый сигнал 180МГц. Как мне тогда подать на защелку 180МГц?

xkeen
Специалист
Сообщения: 26
Зарегистрирован: 15 дек 2009, 17:44
Предприятие: niiet
Откуда: Воронеж
Contact:

Re: 1273ПА5У

Сообщение xkeen » 25 фев 2015, 20:17

litant писал(а):что-бы защелкнуть данные с изменением 90 МГц
Не совсем понятна ваша терминология. Когда говорят о скорости данных (в вашем случае 90МГц), то это означает, что данные меняются один раз за период тактового сигнала. При этом тактовый сигнал за тот-же интервал времени меняется 2 раза (период), а выборка идет по перепаду либо по фронту либо по спаду. Если рассмотреть случай, когда бит данных меняет свое состояние на противоположное каждый период тактового сигнала, то частота на этом бите получится 45МГц.
Существуют интерфейсы с фиксацией данных по обоим перепадам тактового сигнала и тогда максимальная частота на шине данных становится равна частоте на тактовом выводе (DDR - double-data-rate). Но в 1273ПА5У такого режима не предусмотрено.
Ведущий инженер-конструктор ОАО "НИИЭТ"

litant
Сообщения: 3
Зарегистрирован: 25 фев 2015, 14:33

Re: 1273ПА5У

Сообщение litant » 20 мар 2015, 16:04

Добрый день. Правильно ли я понял, что в ЦАП 1273ПА5У при отключенном ФАПЧ - частота обновления данных на выходе в 2 раза выше входной (один цифровой фильтр), а при включенном ФАПЧ - в четыре (два фильтра)? Заранее спасибо. Антон.

xkeen
Специалист
Сообщения: 26
Зарегистрирован: 15 дек 2009, 17:44
Предприятие: niiet
Откуда: Воронеж
Contact:

Re: 1273ПА5У

Сообщение xkeen » 20 мар 2015, 19:31

litant писал(а):Добрый день. Правильно ли я понял, что в ЦАП 1273ПА5У при отключенном ФАПЧ - частота обновления данных на выходе в 2 раза выше входной (один цифровой фильтр), а при включенном ФАПЧ - в четыре (два фильтра)? Заранее спасибо. Антон.
Нет. Если не включен режим заполнения нулями, то и с ФАПЧ и без ФАПЧ частота данных на выходе в 2 раза выше частоты данных на входе. При выключенном ФАПЧ частота данных на выходе равна тактовой подаваемой частоте. При включенном ФАПЧ соотношение частот определяется коэффициентами деления DIV1, DIV0.
Ведущий инженер-конструктор ОАО "НИИЭТ"

Ответить

Вернуться в «Аналого-цифровые и интерфейсные интегральные схемы»

Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и 1 гость