Страница 3 из 6

Re: 1273ПВ19Т

Добавлено: 25 мар 2015, 19:05
gyrolab
Будет ли эта микросхема в пластмассе?

Re: 1273ПВ19Т

Добавлено: 02 апр 2015, 12:16
_mark.sam_
Alexander писал(а):Здравствуйте, интересует вопрос, Вы довольно давно упомянули, что "в серию, в т.ч. с приёмкой "5" и включением в "Перечень МОП..." запускается 1273ПВ19Т", включена ли эта микросхема в МОП 2014 года (к сожалению у нас МОП 2013 года, а когда 2014 будет - неизвестно, хотя год уже 2015)?
Добрый день. Данная микросхема подлежит к включение в перечень ЭКБ 2015

Re: 1273ПВ19Т

Добавлено: 02 апр 2015, 12:17
_mark.sam_
gyrolab писал(а):Будет ли эта микросхема в пластмассе?
На сегодняшний день выпуск микросхемы в пластмассе не запланирован

Re: 1273ПВ19Т

Добавлено: 21 окт 2015, 15:31
Gexogen
Здравствуйте!
Существует ли способ подключения интерфейса SPORT к SPI микроконтроллера (Milandr 1986ВЕ94Т)?

Re: 1273ПВ19Т

Добавлено: 21 окт 2015, 19:47
xkeen
Здравствуйте Gexogen!

Как Вы справедливо заметили, в ИМС 1273ПВ19Т в качестве последовательного порта используется именно SPORT(по терминологии аналога), а не SPI.
Интерфейс SPORT ИМС 1273ПВ19Т рассчитан на работу с DSP, а также на каскадное включение нескольких ИМС 1273ПВ19Т.
90% обращений потребителей по этой ИМС связаны именно с вопросом использования SPI для подключения этой схемы.
На сегодняшний момент все известные нам потребители этой схемы используют 1273ПВ19Т именно через SPI. Видимо при использовании с DSP вопросов не возникает.
Основной ошибкой при подключении 1273ПВ19Т к SPI является использование сигнала SDOFS в качестве SS SPI. По протоколу SPORT SDOFS является стробом начала выдачи данных из ИМС 1273ПВ19Т, передача данных начинается по отрицательному перепаду этого сигнала. Проблема при использовании SDOFS в качестве SS в том, что время его нахождения в низком состоянии может быть 15 либо 16 периодов SCLK в зависимости от режима работы схемы.

Самым оптимальным способом подключения данной схемы к SPI интерфейсу является следующий:
SPI микроконтроллера настраивается на прием 16 разрядных данных с выборкой по спаду SCLK в SLAVE режиме но не активируется, в случае необходимости отправки данных в 1273ПВ19Т, данные записываются в выходной регистр SPI.
SDOFS используется для генерации внешнего прерывания микроконтроллера по отрицательному перепаду. В прерывании запускается прием данных по SPI.
SDIFS соединяется с SDOFS, SDI -> MOSI, SDO -> MISO, SCLK -> SCLK, на SE подается высокий логический уровень.
Для отладки интерфейса рекомендуем запись с последующим чтением и контролем принятых данных в/из регистров D, E, F ИМС 1273ПВ19Т.

Re: 1273ПВ19Т

Добавлено: 22 окт 2015, 16:28
Lukashovden
Добрый день! планирую использовать данную АЦП совместно с 1986ВЕ93У по SSI. Возможно вопрос глуповат, но подскажите -что с чем подключить? У контроллера есть MCLK, TXD, RXD и FSS (импульс начала слова TXD). Входные данные он читает по заднему фронту FSS с учетом MCLK, выдает так же по заднему фронту FSS.
Программно можно уровнять клок контроллера и SCLK АЦП, таким образом нога SCLK не нужна. TXD с SDI, RXD с SDO соединены между собой. А что делать с указателями начала слова? Логично подключить FSS контроллера к SDIFS, но в таком случае информация о начале входного слова не поступает в контроллер.
Возможна ли синхронизация входных и выходных слов АЦП?

Re: 1273ПВ19Т

Добавлено: 22 окт 2015, 17:50
xkeen
Добрый день! планирую использовать данную АЦП совместно с 1986ВЕ93У по SSI. Возможно вопрос глуповат, но подскажите -что с чем подключить? У контроллера есть MCLK, TXD, RXD и FSS (импульс начала слова TXD). Входные данные он читает по заднему фронту FSS с учетом MCLK, выдает так же по заднему фронту FSS.
Программно можно уровнять клок контроллера и SCLK АЦП, таким образом нога SCLK не нужна. TXD с SDI, RXD с SDO соединены между собой. А что делать с указателями начала слова? Логично подключить FSS контроллера к SDIFS, но в таком случае информация о начале входного слова не поступает в контроллер.
Возможна ли синхронизация входных и выходных слов АЦП?
Здравствуйте, Lukashovden!
Ваш вопрос скорее нужно задавать поддержке по 1986ВЕ93У, а именно как организовать слейв режим SSI.
По ИМС 1273ПВ19Т замечу, что максимальная задержка между SDOFS и SDIFS не должна превышать 15 периодов SCLK. Т.е. после формирования SDOFS 1273ПВ19Т "ожидает" SDIFS в течении 15 тактов SCLK. И инициатором обмена информацией всегда выступает 1273ПВ19Т путем формирования строба начала передачи SDOFS.

Re: Тактирование АЦП 1273ПВ19Т

Добавлено: 30 окт 2015, 19:20
Lukashovden
Marketing писал(а):
AVB_770 писал(а):1. Возможно ли каким-либо образом управлять фазой сигнала дискретизации (моментом считывания информации с выхода фильтра), в частности, для организации старт-стопного режима, чтобы снимаемые данные определялись не только частотой дискретизации, но чтобы процесс процесс дискретизации начинался в заданный момент времени. Если возможно, то как технически это осуществить?
Моменты времени, в которые происходит выборка аналогового входного сигнала, определяются тактовым сигналом. Результаты преобразования (последовательность данных оцифрованного сигнала) можно считывать, начиная с произвольного места этой последовательности. Старт-стопный режим нерационален, так как потребует большого количества циклов для переходного режима.
AVB_770 писал(а):2. Связан ли сигнал дискретизации (момент считывания информации с выхода фильтра) АЦП с сигналом SDOFS (SDIFS) Если да, то фиксирована ли величина временного интервала между указанными сигналами в периодах тактового сигнала?
Да, связан. Величина временного интервала фиксирована и повторяется в каждом периоде.
AVB_770 писал(а):3. Существует ли способ организации синхронной работы двух АЦП 1273ПВ19Т, при котором дискретизации входного сигнала осуществлялась бы с одинаковой частотой, но в противофазе, т.е. момент считывания информации с выхода фильтра одного АЦП находился бы посередине между моментами считывания информации с выхода фильтра другого АЦП?
Например, две одинаковые системы, состоящие из одного АЦП и одного процессора каждая, синхронизированные двумя тактовыми сигналами одной частоты с соответствующим фазовым сдвигом.
AVB_770 писал(а):4. Какова верхняя граничная частота MCKL, допустимая для бессбойной работы АЦП (в Проекте ТО фигурирует только значение 16 384 кГц как пример)? Можно ли тактировать АЦП сигналом 17...20 МГц?
16 384 кГц является максимальным значением частоты MCKL.
По поводу частоты: 16 384 кГц? а разве не мега?

Re: 1273ПВ19Т

Добавлено: 30 окт 2015, 19:39
xkeen
По поводу частоты: 16 384 кГц? а разве не мега?
16 384 000 Гц = 16 384 кГц = 16.384 МГц
Гарантируется работа схемы c периодом тактовой частоты не менее 61нс

Re: 1273ПВ19Т

Добавлено: 10 дек 2015, 17:24
Dmitriy0783
Используется 1273ПВ19Т по схеме, приведенной на Рисунке 17 ТО (однополярный режим), есть несколько вопросов:
1) в однополярном режиме напряжение VINP измеряется относительно VINN, подключенного к выходу REFOUT, или относительного напряжения ИОН, доступного на выходе REFCAP (на нашем образце напряжения REFOUT и REFCAP отличаются на ~9мВ)?
2) для снижения влияния температурного ухода встроенного буфера допускается ли напряжение с выхода REFCAP через внешний буфер подавать по на вход VINN?
3) для снижения влияния температурного ухода встроенного ИОН есть ли возможность использования внешнего ИОН (например, подключение внешнего ИОН к выводу REFCAP, как в 1874ВЕ96)?