Развитие линейки микроконтроллеров с motor control периферией

32-разрядные микроконтроллеры разработки ОАО "НИИЭТ"

Модераторы: pip, _sva_

bkolbov
Сообщения: 96
Зарегистрирован: 14 дек 2015, 11:37
Предприятие: АО НИИЭТ
Откуда: Воронеж

Re: Развитие линейки микроконтроллеров с motor control периферией

Сообщение bkolbov » 05 дек 2017, 09:58

Добрый день!
Николай писал(а):
01 дек 2017, 16:03
Хотели применить К1921ВК01Т в своих разработках, купили кит, но пришлось отложить на полку. Причина была в том, что нет сигналов от модулей захвата к DMA. Задачи наши не относятся к управлению двигателями, но возможно разработчики в будущем чипе учтут пожелания:

- Необходимы сигналы к DMA от таймеров, модулей захвата и ШИМ
- Нужны ЦАП, хотя бы пару штук, с частотой обновления 1 МГц
- ОЗУ добавить хотя бы до 512 кбайт, а лучше больше
- Встроенный трансивер Ethernet (PHY), конечно будет плюсом, так как отечественных PHY пока ни у кого нет
- Корпус хотелось бы поменьше, в то вся отечественная электроника превращается из носимой в возимую

Мне вот совсем не понятно почему сейчас такое соотношение flash и ram. Чтоб написать кода на мегабайт, это надо очень постараться, а для данных, например как графический интерфейс, нужно также много быстрого ОЗУ. Если есть какие-то сложности сделать ОЗУ одним большим блоком, сделать несколько. Как например у МК от ST, когда один из блоков подключен напрямую на D-Bus. При использовании RTOS в такой памяти хорошо разместить стеки для задач где важны минимальные задержки.
ОЗУ будет не менее 512 кБ. Но ЦАПов и EthPHY в будущем чипе точно не будет. Возможности по запуску DMA расширены - и ШИМЫ и таймеры там есть. Расскажите пожалуйста поподробнее о своей задаче - почему отсутствие сигналов от модулей захвата к DMA было так критично, и заставило отказаться от применения чипа? Какие взаимодействия вы хотели реализовать?
prostoRoman писал(а):
04 дек 2017, 10:05
Вот разделение памяти на несколько блоков поддерживаю. Это не только под стеки ОСРВ, но и для работы DMA очень важно, и возможность выполнения кода из ОЗУ без конфликта доступа весьма улыбается для "линейки микроконтроллеров с motor control периферией".
А вот графический контроллер в МК мало куму нужен... (точнее каждому нужен свой, кому ЖК с физ.уровнем, кому VFD, кому VGA, кому LCD/LVDS/etc)

А вот на счёт второго ядра и кэшей для флеши точно стоит задуматься.
Интегрировать второе ядро планов нет. Кэши по шинам данных и инструкций для флеши будут. И ОЗУ будет разделено как минимум на 3 блока - одна доступна будет напрямую с Icode Dcode шин ядра, другие 2 по System шине - одна как большой основной массив, другая поменьше для нужд организации раздельного доступа, например, для DMA.

Николай
Сообщения: 3
Зарегистрирован: 01 дек 2017, 13:42
Предприятие: ЗАО "ЭВРИКА"

Re: Развитие линейки микроконтроллеров с motor control периферией

Сообщение Николай » 05 дек 2017, 14:57

bkolbov писал(а):
05 дек 2017, 09:58
Расскажите пожалуйста поподробнее о своей задаче - почему отсутствие сигналов от модулей захвата к DMA было так критично, и заставило отказаться от применения чипа?
Применение в преобразователях интерфейсов по типу Moxa NPort, только с поддержкой отечественных интерфейсов. Для реализации которых собственно и нужны быстрый захват импульсов и ЦАП. Если работать по прерываниям, то для захвата не хватало скорости более быстрого ST F4, если использовать DMA - всё ок. Да и ещё ЦАП нужен внешний и EthPHY, вот у Миландра как бы это всё есть только ОЗУ мало.

От модуля захвата, требуется возможность захвата и по фронту и по спаду на одном канале, как в ST. А то получается как у Миландра сигналы к DMA есть и по фронту и по спаду, захват по фронту идет в один регистр, по спаду в другой, а DMA может читать только с одного регистра.

Ответить

Вернуться в «32-разрядные микроконтроллеры на ядре ARM Cortex»

Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и 3 гостя