8-разрядный микроконтроллер с защитой от одиночных сбоев
Добавлено: 11 фев 2011, 16:25
ФГУП «НИИЭТ» закончил разработку нового 8-разрядного микроконтроллера MCS-51 архитектуры с расширенной периферией и защитой от одиночных сбоев(SEU). Контроллер предполагается изготавливать в двух вариантах (48 и 64 выводных корпусах). Напряжение питания – 3,3В. Тактовая частота – до 33 МГц. Температурный диапазон: от -60 до +125.
Микроконтроллер имеет следующие характеристики:
1. Архитектура и система команд – классическая MCS-51 (полная совместимость с 1882ВЕ53У). В микросхеме также присутствует ускоренный режим работы (в среднем программа выполняется на 20-25% быстрее, чем в классическом режиме).
2. Полная поддержка базовой периферии и расположения выводов (вариант 48-выводного корпуса) 1882ВЕ53У (прерывания, управляющие регистры, режимы работы).
3. Состав периферийных устройств для варианта в корпусе H16.48-2B: блок арифметики MDU (умножение, деление, сдвиги – до 0,2 мкс), три 16-разрядных таймера, два последовательных порта UART, четыре параллельных 8-разрядных порта, по одному порту интерфейсов SPI и IIC, блок программируемых таймеров – счетчиков (PCA).
4. Для варианта в корпусе H18.64-2B добавляются два 8-разрядных параллельных порта и один порт интерфейса SPI.
5. Объем ОЗУ – 512 байт в двух страницах.
6. Объем EEPROM данных – 2 Кбайт.
7. Объем EEPROM команд – 12 Кбайт.
В микроконтроллере реализованы различные механизмы защиты и восстановления ошибок, возникающих в процессе работы. К таким механизмам относятся:
1. Переход на внутреннюю частоту (10 МГц) при пропадании внешней тактовой частоты. Имеется бит признака работы от внутреннего генератора.
2. Мажорирование ОЗУ (BTMR). В микроконтроллере присутствуют три блока ОЗУ по 512 байт. Принятие решения происходит по 2-м значениям из 3-х. Присутствует настраиваемый механизм регенерации ОЗУ (последовательное чтение и перезапись данных в моменты, когда программа не обращается к ОЗУ). Осуществляется подсчет количества ошибок ОЗУ.
3. Сброс по снижению напряжения питания и срабатыванию WATCHDOG таймера.
4. Защита внутренней энергонезависимой памяти данных и команд кодом Хэмминга с подсчетом количества возникших ошибок.
5. Исправление ошибок внутренней логики, основанное на принципах мажорирования и временного разделения (LTMR) .
Время появления опытных образцов: конец 2-го квартала - начало 3-го квартала 2011 года. В случае, если у Вас есть интерес к данной разработке, и Вы хотите принять участие в исследовании бесплатных образцов, просьба писать на адрес smerek собака niiet точка ru
Микроконтроллер имеет следующие характеристики:
1. Архитектура и система команд – классическая MCS-51 (полная совместимость с 1882ВЕ53У). В микросхеме также присутствует ускоренный режим работы (в среднем программа выполняется на 20-25% быстрее, чем в классическом режиме).
2. Полная поддержка базовой периферии и расположения выводов (вариант 48-выводного корпуса) 1882ВЕ53У (прерывания, управляющие регистры, режимы работы).
3. Состав периферийных устройств для варианта в корпусе H16.48-2B: блок арифметики MDU (умножение, деление, сдвиги – до 0,2 мкс), три 16-разрядных таймера, два последовательных порта UART, четыре параллельных 8-разрядных порта, по одному порту интерфейсов SPI и IIC, блок программируемых таймеров – счетчиков (PCA).
4. Для варианта в корпусе H18.64-2B добавляются два 8-разрядных параллельных порта и один порт интерфейса SPI.
5. Объем ОЗУ – 512 байт в двух страницах.
6. Объем EEPROM данных – 2 Кбайт.
7. Объем EEPROM команд – 12 Кбайт.
В микроконтроллере реализованы различные механизмы защиты и восстановления ошибок, возникающих в процессе работы. К таким механизмам относятся:
1. Переход на внутреннюю частоту (10 МГц) при пропадании внешней тактовой частоты. Имеется бит признака работы от внутреннего генератора.
2. Мажорирование ОЗУ (BTMR). В микроконтроллере присутствуют три блока ОЗУ по 512 байт. Принятие решения происходит по 2-м значениям из 3-х. Присутствует настраиваемый механизм регенерации ОЗУ (последовательное чтение и перезапись данных в моменты, когда программа не обращается к ОЗУ). Осуществляется подсчет количества ошибок ОЗУ.
3. Сброс по снижению напряжения питания и срабатыванию WATCHDOG таймера.
4. Защита внутренней энергонезависимой памяти данных и команд кодом Хэмминга с подсчетом количества возникших ошибок.
5. Исправление ошибок внутренней логики, основанное на принципах мажорирования и временного разделения (LTMR) .
Время появления опытных образцов: конец 2-го квартала - начало 3-го квартала 2011 года. В случае, если у Вас есть интерес к данной разработке, и Вы хотите принять участие в исследовании бесплатных образцов, просьба писать на адрес smerek собака niiet точка ru