1874ВЕ7Т

Модераторы: gurzzza, pip, _sva_

sazonovsv
Сообщения: 46
Зарегистрирован: 02 сен 2014, 15:35

сигнал READY

Сообщение sazonovsv » 11 янв 2017, 19:03

Здравствуйте!
Есть несколько вопросов по сигналу READY.
Были проведены макетные испытания и выяснилось, что:
1) если сигнал READY становиться ВЫСОКИМ через 0 или 1 такт XTAL после того как сигнал RD/(WR/) стал активно НИЗКИМ, то независимо от значения байта CCB (0F, 1F, 2F или 3F) длительность сигнала RD/(WR/) равна 3 такта XTAL.
2) если сигнал READY становиться ВЫСОКИМ через 2 или 3 такта XTAL после того как сигнал RD/(WR/) стал активно НИЗКИМ, то при значения байта CCB=0F длительность сигнала RD/(WR/) равна 3 такта XTAL, а при значения байта CCB=1F (2F или 3F) длительность сигнал RD/(WR/) равна 5 тактов XTAL,
И учитывая, что 2 такта XTAL = 1 CLKOUT = 1 такт ожидания, это расходиться с информацией в Тех.Описании (КФДЛ.431295.045ТО) на стр. 142 (версия от 18.08.2016).

Согласно Тех.Описанию для случая 1) при CCB=3F длительность сигнала RD/(WR/) должна быть равна 2 (два) такта XTAL. А для случая 2) при CCB=0 или 3F длительность сигнала RD/(WR/) должна быть равна 4 (четыре) такта XTAL.

Пожалуйста, поправьте меня, если я что-то не так понял.

dav
Сообщения: 45
Зарегистрирован: 14 дек 2015, 09:21
Предприятие: АО НИИЭТ
Откуда: АО НИИЭТ, Воронеж

Re: сигнал READY

Сообщение dav » 12 янв 2017, 12:04

sazonovsv писал(а):Здравствуйте!
Есть несколько вопросов по сигналу READY.
Были проведены макетные испытания и выяснилось, что:
1) если сигнал READY становиться ВЫСОКИМ через 0 или 1 такт XTAL после того как сигнал RD/(WR/) стал активно НИЗКИМ, то независимо от значения байта CCB (0F, 1F, 2F или 3F) длительность сигнала RD/(WR/) равна 3 такта XTAL.
2) если сигнал READY становиться ВЫСОКИМ через 2 или 3 такта XTAL после того как сигнал RD/(WR/) стал активно НИЗКИМ, то при значения байта CCB=0F длительность сигнала RD/(WR/) равна 3 такта XTAL, а при значения байта CCB=1F (2F или 3F) длительность сигнал RD/(WR/) равна 5 тактов XTAL,
И учитывая, что 2 такта XTAL = 1 CLKOUT = 1 такт ожидания, это расходиться с информацией в Тех.Описании (КФДЛ.431295.045ТО) на стр. 142 (версия от 18.08.2016).

Согласно Тех.Описанию для случая 1) при CCB=3F длительность сигнала RD/(WR/) должна быть равна 2 (два) такта XTAL. А для случая 2) при CCB=0 или 3F длительность сигнала RD/(WR/) должна быть равна 4 (четыре) такта XTAL.

Пожалуйста, поправьте меня, если я что-то не так понял.
Доброго времени суток!
Замеры проводите для первого цикла чтения после сброса (при выборке адреса 0x2018) или второго и последующего (начиная с адреса 0x2080)?

sazonovsv
Сообщения: 46
Зарегистрирован: 02 сен 2014, 15:35

Re: сигнал READY

Сообщение sazonovsv » 12 янв 2017, 18:08

dav писал(а):
sazonovsv писал(а):Здравствуйте!
Есть несколько вопросов по сигналу READY.
Были проведены макетные испытания и выяснилось, что:
1) если сигнал READY становиться ВЫСОКИМ через 0 или 1 такт XTAL после того как сигнал RD/(WR/) стал активно НИЗКИМ, то независимо от значения байта CCB (0F, 1F, 2F или 3F) длительность сигнала RD/(WR/) равна 3 такта XTAL.
2) если сигнал READY становиться ВЫСОКИМ через 2 или 3 такта XTAL после того как сигнал RD/(WR/) стал активно НИЗКИМ, то при значения байта CCB=0F длительность сигнала RD/(WR/) равна 3 такта XTAL, а при значения байта CCB=1F (2F или 3F) длительность сигнал RD/(WR/) равна 5 тактов XTAL,
И учитывая, что 2 такта XTAL = 1 CLKOUT = 1 такт ожидания, это расходиться с информацией в Тех.Описании (КФДЛ.431295.045ТО) на стр. 142 (версия от 18.08.2016).

Согласно Тех.Описанию для случая 1) при CCB=3F длительность сигнала RD/(WR/) должна быть равна 2 (два) такта XTAL. А для случая 2) при CCB=0 или 3F длительность сигнала RD/(WR/) должна быть равна 4 (четыре) такта XTAL.

Пожалуйста, поправьте меня, если я что-то не так понял.
Доброго времени суток!
Замеры проводите для первого цикла чтения после сброса (при выборке адреса 0x2018) или второго и последующего (начиная с адреса 0x2080)?
Доброго времени суток!
Замеры проводились для устоявшегося режима работы программы, т.е. для н-цатого цикла чтения, после того как байт ССВ выбран и оприходован.

sazonovsv
Сообщения: 46
Зарегистрирован: 02 сен 2014, 15:35

Re: сигнал READY

Сообщение sazonovsv » 16 янв 2017, 15:33

Доброго времени суток, уважаемые коллеги!
Очень нужен (!!!) Ваш ответ по теме сигнала READY, озвученный мною в двух предыдущих постах.

sazonovsv
Сообщения: 46
Зарегистрирован: 02 сен 2014, 15:35

Эмулятор JEM-96 и МК 1874ВЕ7Т

Сообщение sazonovsv » 30 янв 2017, 16:24

Доброго времени суток, уважаемые коллеги!
Есть несколько вопросов про эмулятор JEM-96 и МК1874ВЕ7Т.
1) Подключение эмулятора JEM-96 к встроенному порту UART-0/1 МК1874ВЕ7Т приведено в Тех.Описании (стр. 129-130, Таблица 17.1, версия от 18.08.2016) и в справке Среды Разработки CodeMaster-96 («Отладчик JEM-96»). И есть между ними серьёзное расхождение в описании использования вывода P2.2.
В справке Среды Разработки говориться «DBG# – выбор стартового адреса в программной памяти. При работе .... с К1874ВЕ71Т (соединяется) - с выводом P0.6, при работе с К1874ВЕ7Т - с выводом P2.2». В другом разделе справки Среды Разработки говориться: «При работе с К1874ВЕ7Т в режиме отладки для входа в отладочный монитор во время сброса используется вывод P2.2»
В Тех.Описании МК1874ВЕ7Т ничего этого нет.
Вопрос: чему верить?
2) Какая максимальная длина проводников по печатной плате (FR4) допустима от соединителя JEM-96 до соответствующих выводов МК1874ВЕ7Т ?

Rdesigner
Сообщения: 1
Зарегистрирован: 31 янв 2017, 21:30

1874ВЕ7АТ

Сообщение Rdesigner » 31 янв 2017, 22:09

Для отладки программы необходим доступ к регистрам микроконтроллера 1874ВЕ7Т, для этого был приобретен эмулятора JEM-96. Вопрос - какой из двух микроконтроллеров ( 1874ВЕ7АТ или 1874ВЕ7БТ) поддерживающих подключение JTAG более совместим с 1874ВЕ7Т ( интересует аналогия выводов микроконтроллеров, АЦП не используется). Хотя бы , как можно получить описание выводов для микроконтроллеров 1874ВЕ7АТ и 1874ВЕ7БТ?

sazonovsv
Сообщения: 46
Зарегистрирован: 02 сен 2014, 15:35

Подключение эмулятора JEM-96

Сообщение sazonovsv » 03 фев 2017, 12:29

Доброго времени суток, уважаемые коллеги!
Обращаюсь к Вам ПОВТОРНО!
Очень нужен Ваш ответ про подключение эмулятора JEM-96.
1) Подключение эмулятора JEM-96 к встроенному порту UART-0/1 МК1874ВЕ7Т приведено в Тех.Описании (стр. 129-130, Таблица 17.1, версия от 18.08.2016) и в справке Среды Разработки CodeMaster-96 («Отладчик JEM-96»). И есть между ними серьёзное расхождение в описании использования вывода P2.2.
В справке Среды Разработки говориться «DBG# – выбор стартового адреса в программной памяти. При работе .... с К1874ВЕ71Т (соединяется) - с выводом P0.6, при работе с К1874ВЕ7Т - с выводом P2.2». В другом разделе справки Среды Разработки говориться: «При работе с К1874ВЕ7Т в режиме отладки для входа в отладочный монитор во время сброса используется вывод P2.2»
В Тех.Описании МК1874ВЕ7Т про «вывод P2.2» ничего этого нет.
Вопрос: чему верить?
2) Какая максимальная длина проводников по печатной плате (материал FR4) допустима от соединителя JEM-96 до соответствующих выводов МК1874ВЕ7Т ?

dav
Сообщения: 45
Зарегистрирован: 14 дек 2015, 09:21
Предприятие: АО НИИЭТ
Откуда: АО НИИЭТ, Воронеж

Re: Подключение эмулятора JEM-96

Сообщение dav » 03 фев 2017, 15:09

sazonovsv писал(а):Доброго времени суток, уважаемые коллеги!
Обращаюсь к Вам ПОВТОРНО!
Очень нужен Ваш ответ про подключение эмулятора JEM-96.
1) Подключение эмулятора JEM-96 к встроенному порту UART-0/1 МК1874ВЕ7Т приведено в Тех.Описании (стр. 129-130, Таблица 17.1, версия от 18.08.2016) и в справке Среды Разработки CodeMaster-96 («Отладчик JEM-96»). И есть между ними серьёзное расхождение в описании использования вывода P2.2.
В справке Среды Разработки говориться «DBG# – выбор стартового адреса в программной памяти. При работе .... с К1874ВЕ71Т (соединяется) - с выводом P0.6, при работе с К1874ВЕ7Т - с выводом P2.2». В другом разделе справки Среды Разработки говориться: «При работе с К1874ВЕ7Т в режиме отладки для входа в отладочный монитор во время сброса используется вывод P2.2»
В Тех.Описании МК1874ВЕ7Т про «вывод P2.2» ничего этого нет.
Вопрос: чему верить?
2) Какая максимальная длина проводников по печатной плате (материал FR4) допустима от соединителя JEM-96 до соответствующих выводов МК1874ВЕ7Т ?
Доброго времени суток!

1) Профили микроконтроллеров К1874ВЕ7Т и К1874ВЕ71Т в CodeMaster-96 подходят для схем К1874ВЕ7Т и К1874ВЕ71Т (для схем К1874ВЕ7Т можно использовать и профиль "К1874ВЕ7Т Rev.2" и профиль "К1874ВЕ71Т Rev.2").
Поэтому есть 2 варианта использования отладочного монитора:
1. Подключать DBG# к выводу P0.6, при этом использовать входы P0.4 и P0.5 для выбора интерфейса отладочного монитора - в этом случае необходимо выбирать профиль "К1874ВЕ71Т Rev.2 with Debug Monitor Port0"
2. Подключать DBG# к выводу P2.2, при этом выбор интерфейса отладочного монитора осуществляется выбором соответствующего профиля - "К1874ВЕ7Т Rev.2 with Debug Monitor P2.2 SPI", "К1874ВЕ7Т Rev.2 with Debug Monitor P2.2 UART0","К1874ВЕ7Т Rev.2 with Debug Monitor P2.2 UART1".
2) Рекомендуемая суммарная длина соединений между JEM-96 и контроллером (включая длину соединительного кабеля для JEM-96) не более 50 см.

dav
Сообщения: 45
Зарегистрирован: 14 дек 2015, 09:21
Предприятие: АО НИИЭТ
Откуда: АО НИИЭТ, Воронеж

Re: 1874ВЕ7АТ

Сообщение dav » 03 фев 2017, 16:00

Rdesigner писал(а):Для отладки программы необходим доступ к регистрам микроконтроллера 1874ВЕ7Т, для этого был приобретен эмулятора JEM-96. Вопрос - какой из двух микроконтроллеров ( 1874ВЕ7АТ или 1874ВЕ7БТ) поддерживающих подключение JTAG более совместим с 1874ВЕ7Т ( интересует аналогия выводов микроконтроллеров, АЦП не используется). Хотя бы , как можно получить описание выводов для микроконтроллеров 1874ВЕ7АТ и 1874ВЕ7БТ?
На сайте можно скачать ТО: http://www.niiet.ru/images/docs/TO_1874VE7T.pdf - в нем есть таблица выводов на 1874ВЕ7Т и 1874ВЕ71Т. С JTAG- интерфейсом - схемы 1874ВЕ7БТ и 1874ВЕ71Т. Для 1874ВЕ7АТ можно ориентироваться на таблицу выводов для 1874ВЕ7Т(только в 1874ВЕ7АТ отсутствует АЦП), а для 1874ВЕ7БТ можно ориентироваться на таблицу выводов для 1874ВЕ71Т.

sazonovsv
Сообщения: 46
Зарегистрирован: 02 сен 2014, 15:35

Re: Подключение эмулятора JEM-96

Сообщение sazonovsv » 08 фев 2017, 18:59

dav писал(а):
sazonovsv писал(а):Доброго времени суток, уважаемые коллеги!
Обращаюсь к Вам ПОВТОРНО!
Очень нужен Ваш ответ про подключение эмулятора JEM-96.
1) Подключение эмулятора JEM-96 к встроенному порту UART-0/1 МК1874ВЕ7Т приведено в Тех.Описании (стр. 129-130, Таблица 17.1, версия от 18.08.2016) и в справке Среды Разработки CodeMaster-96 («Отладчик JEM-96»). И есть между ними серьёзное расхождение в описании использования вывода P2.2.
В справке Среды Разработки говориться «DBG# – выбор стартового адреса в программной памяти. При работе .... с К1874ВЕ71Т (соединяется) - с выводом P0.6, при работе с К1874ВЕ7Т - с выводом P2.2». В другом разделе справки Среды Разработки говориться: «При работе с К1874ВЕ7Т в режиме отладки для входа в отладочный монитор во время сброса используется вывод P2.2»
В Тех.Описании МК1874ВЕ7Т про «вывод P2.2» ничего этого нет.
Вопрос: чему верить?
2) Какая максимальная длина проводников по печатной плате (материал FR4) допустима от соединителя JEM-96 до соответствующих выводов МК1874ВЕ7Т ?
Доброго времени суток!

1) Профили микроконтроллеров К1874ВЕ7Т и К1874ВЕ71Т в CodeMaster-96 подходят для схем К1874ВЕ7Т и К1874ВЕ71Т (для схем К1874ВЕ7Т можно использовать и профиль "К1874ВЕ7Т Rev.2" и профиль "К1874ВЕ71Т Rev.2").
Поэтому есть 2 варианта использования отладочного монитора:
1. Подключать DBG# к выводу P0.6, при этом использовать входы P0.4 и P0.5 для выбора интерфейса отладочного монитора - в этом случае необходимо выбирать профиль "К1874ВЕ71Т Rev.2 with Debug Monitor Port0"
2. Подключать DBG# к выводу P2.2, при этом выбор интерфейса отладочного монитора осуществляется выбором соответствующего профиля - "К1874ВЕ7Т Rev.2 with Debug Monitor P2.2 SPI", "К1874ВЕ7Т Rev.2 with Debug Monitor P2.2 UART0","К1874ВЕ7Т Rev.2 with Debug Monitor P2.2 UART1".
2) Рекомендуемая суммарная длина соединений между JEM-96 и контроллером (включая длину соединительного кабеля для JEM-96) не более 50 см.
Ваш ответ очень интересный! Получается, что в Тех.Описании 1874ВЕ7Т просто ошибка, ибо про два (!!!) варианта подключения там ни слова.
Хотелось бы уточнить: если использовать выводы P0.6, P0.4 и P0.5 то для подключения эмулятора через UART-1 установить P0.4=1 и P0.5=1, а в CodeMaster-96 выбирать профиль «К1874ВЕ71Т Rev.2 with Debug Monitor Port0», не смотря на то, что МК ххх7Т, а не ххх71Т ? Я всё правильно понял?

Ответить

Вернуться в «Микроконтроллер 1874ВЕ7Т»

Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и 2 гостя