Информация по развитию микросхемы 1874ВЕ7Т
Модераторы: ea, Alis, pip, gurzzza, _sva_
-
- Специалист
- Сообщения: 215
- Зарегистрирован: 12 ноя 2009, 17:42
- Откуда: Воронеж
- Контактная информация:
Информация по развитию микросхемы 1874ВЕ7Т
В данной теме предполагается обсуждение вопросов, связанных с новой радиационной схемой, создаваемой в целях развития нашей линейки радиационно-стойких контроллеров на архитектуре mcs-96.
В 2015 году мы начали выполнять работы по ОКР Обработка-28. Основные технические характеристики микроконтроллера ниже:
– микропроцессорное ядро системы команд MCS-96 с поддержкой дополнительных команд для работы с 32-битными данными;
– шесть параллельных 8-разрядных портов ввода-вывода;
– 16-канальный аналого-цифровой преобразователь;
– шесть каналов блока ШИМ;
– четыре последовательных порта UART;
– два синхронных последовательных интерфейса SPI;
– два контроллера интерфейса ГОСТ Р 52070 с внешними выводами задания адреса;
– два контроллера интерфейса SpaceWire;
– два 16-разрядных таймера/счетчика;
– блок высокоскоростного ввода-вывода;
– программируемый 16-разрядный сторожевой таймер;
– периферийный сервер PTS;
– модуль отладки DEBUG UNIT с доступом через JTAG;
– динамически конфигурируемую шину данных с защитой кодом Хэмминга;
– последовательный интерфейс I2C;
– модуль импульсного квадратурного декодера eQEP
и иметь следующие эксплуатационные параметры:
– разрядность данных 32 бита;
– регистровое ОЗУ объемом 2024×8 бит;
– внутреннее ОЗУ команд 1024×8 бит;
– адресуемая память 4096М×8 бит;
– 3 режима пониженного потребления мощности;
– напряжение питания – 3,3В;
– тактовая частота – до 66 МГц;
– число разрядов аналого-цифрового преобразователя – 12;
– режимы работы контроллера ГОСТ 52070: монитор шины, оконечное устройство, контроллер шины;
– разрядность динамически конфигурируемой шины данных с защитой кодом Хэмминга 8 или 16 или 32 бит;
– поддержка однотактных 8/16/32 битных RISC команд.
В 2015 году мы начали выполнять работы по ОКР Обработка-28. Основные технические характеристики микроконтроллера ниже:
– микропроцессорное ядро системы команд MCS-96 с поддержкой дополнительных команд для работы с 32-битными данными;
– шесть параллельных 8-разрядных портов ввода-вывода;
– 16-канальный аналого-цифровой преобразователь;
– шесть каналов блока ШИМ;
– четыре последовательных порта UART;
– два синхронных последовательных интерфейса SPI;
– два контроллера интерфейса ГОСТ Р 52070 с внешними выводами задания адреса;
– два контроллера интерфейса SpaceWire;
– два 16-разрядных таймера/счетчика;
– блок высокоскоростного ввода-вывода;
– программируемый 16-разрядный сторожевой таймер;
– периферийный сервер PTS;
– модуль отладки DEBUG UNIT с доступом через JTAG;
– динамически конфигурируемую шину данных с защитой кодом Хэмминга;
– последовательный интерфейс I2C;
– модуль импульсного квадратурного декодера eQEP
и иметь следующие эксплуатационные параметры:
– разрядность данных 32 бита;
– регистровое ОЗУ объемом 2024×8 бит;
– внутреннее ОЗУ команд 1024×8 бит;
– адресуемая память 4096М×8 бит;
– 3 режима пониженного потребления мощности;
– напряжение питания – 3,3В;
– тактовая частота – до 66 МГц;
– число разрядов аналого-цифрового преобразователя – 12;
– режимы работы контроллера ГОСТ 52070: монитор шины, оконечное устройство, контроллер шины;
– разрядность динамически конфигурируемой шины данных с защитой кодом Хэмминга 8 или 16 или 32 бит;
– поддержка однотактных 8/16/32 битных RISC команд.
-
- Специалист
- Сообщения: 215
- Зарегистрирован: 12 ноя 2009, 17:42
- Откуда: Воронеж
- Контактная информация:
Re: Информация по развитию микросхемы 1874ВЕ7Т
В февральском номере журнала "Компоненты и технологии" мы опубликовали статью, посвященную архитектуре нового МК, выдержку из которой добавляю во вложение.
- Вложения
-
- Обработка-28_общее.pdf
- (340.42 КБ) 269 скачиваний
-
- Специалист
- Сообщения: 215
- Зарегистрирован: 12 ноя 2009, 17:42
- Откуда: Воронеж
- Контактная информация:
Re: Информация по развитию микросхемы 1874ВЕ7Т
Система команд микроконтроллера во вложении.
- Вложения
-
- Команды_Обработка-28_00.pdf
- (1004.02 КБ) 238 скачиваний
-
- Специалист
- Сообщения: 215
- Зарегистрирован: 12 ноя 2009, 17:42
- Откуда: Воронеж
- Контактная информация:
Re: Информация по развитию микросхемы 1874ВЕ7Т
На сегодняшний день параметры микросхемы видятся нам такие (эти параметры мы закладываем в макетные образцы):
– регистровое ОЗУ объемом 16К×8 с защитой кодом Хэмминга;
– внутреннее ОЗУ команд 4К×8 бит с защитой кодом Хэмминга;
– напряжение питания – 3,3В;
– тактовая частота – 66 МГц;
- производительность в операциях с целыми числами 33 MIPS;
- производительность в операциях с плавающими числами 33 MFLOPS;
– регистровое ОЗУ объемом 16К×8 с защитой кодом Хэмминга;
– внутреннее ОЗУ команд 4К×8 бит с защитой кодом Хэмминга;
– напряжение питания – 3,3В;
– тактовая частота – 66 МГц;
- производительность в операциях с целыми числами 33 MIPS;
- производительность в операциях с плавающими числами 33 MFLOPS;
Re: Информация по развитию микросхемы 1874ВЕ7Т
В текущей реализации микросхемы есть два приемопередатчика, у каждого из которых есть буферный регистр, при этом:
Наверное уже поздно просить Вас о добавлении буферов приема и передачи для того, чтобы была возможность более комфортного приема и передачи массивов данных. Однако, просьба по возможности учесть это в будущих разработках.Наличие буферного регистра хранения полученного байта позволяет совмещать чтение ранее принятого байта с приемом очередного. Однако следует помнить, что если к моменту окончания приема очередного байта предыдущий байт не был считан из SBUF_RX, то он будет потерян (перезаписан новым байтом).
-
- Специалист
- Сообщения: 215
- Зарегистрирован: 12 ноя 2009, 17:42
- Откуда: Воронеж
- Контактная информация:
Re: Информация по развитию микросхемы 1874ВЕ7Т
Совсем не поздно. Буферизацию на 32 байта под прием и на 32 байта под передачу реализуем.xmas писал(а):В текущей реализации микросхемы есть два приемопередатчика, у каждого из которых есть буферный регистр, при этом:Наверное уже поздно просить Вас о добавлении буферов приема и передачи для того, чтобы была возможность более комфортного приема и передачи массивов данных. Однако, просьба по возможности учесть это в будущих разработках.Наличие буферного регистра хранения полученного байта позволяет совмещать чтение ранее принятого байта с приемом очередного. Однако следует помнить, что если к моменту окончания приема очередного байта предыдущий байт не был считан из SBUF_RX, то он будет потерян (перезаписан новым байтом).
-
- Сообщения: 57
- Зарегистрирован: 11 июл 2014, 15:06
Re: Информация по развитию микросхемы 1874ВЕ7Т
Пардон, а как эти характеристики
сочетаются с этими?и иметь следующие эксплуатационные параметры:
– разрядность данных 32 бита;
– регистровое ОЗУ объемом 2024×8 бит;
– внутреннее ОЗУ команд 1024×8 бит;
– адресуемая память 4096М×8 бит;
Поясню, непонятно как при 8-ми разрядном ОЗУ читаются 32-х разрядные данные?_sva_ писал(а):На сегодняшний день параметры микросхемы видятся нам такие (эти параметры мы закладываем в макетные образцы):
– регистровое ОЗУ объемом 16К×8 с защитой кодом Хэмминга;
– внутреннее ОЗУ команд 4К×8 бит с защитой кодом Хэмминга;
Re: Информация по развитию микросхемы 1874ВЕ7Т
В чем смысл этой разработки? Вы хотите догнать и перегнать 1986ВЕ8 (Миландр) и 1907ВМ014 (НИИСИ)? Может быть, стоит развивать именно маленькие стойкие процессоры, аналогичные 1874ВЕ7, но в сторону набортного рад.стойкого ППЗУ или ОПЗУ, расширения периферии, снижения энергопотребления и габаритов?
-
- Специалист
- Сообщения: 215
- Зарегистрирован: 12 ноя 2009, 17:42
- Откуда: Воронеж
- Контактная информация:
Re: Информация по развитию микросхемы 1874ВЕ7Т
Четыре 8-разрядных блока по 4Кбайта в параллель. Только такая организация позволит обеспечить совместимость по коду с 1874ВЕ7Т, в системе команд которого есть команды по-байтной записи в ОЗУ.prostoRoman писал(а): Поясню, непонятно как при 8-ми разрядном ОЗУ читаются 32-х разрядные данные?
-
- Специалист
- Сообщения: 215
- Зарегистрирован: 12 ноя 2009, 17:42
- Откуда: Воронеж
- Контактная информация:
Re: Информация по развитию микросхемы 1874ВЕ7Т
Сейчас первая часть наших работ направлена на создание процессорного ядра, которое могло бы стать основой нового МК. В какой корпус МК упаковать - это другой вопрос, впрочем минимизация габаритов и расширение периферии - это взаимоисключающие процессы, по крайней мере без нагромождения большого количества альтернативных функций на каждый из выводов.novikovfb писал(а):В чем смысл этой разработки? Вы хотите догнать и перегнать 1986ВЕ8 (Миландр) и 1907ВМ014 (НИИСИ)? Может быть, стоит развивать именно маленькие стойкие процессоры, аналогичные 1874ВЕ7, но в сторону набортного рад.стойкого ППЗУ или ОПЗУ, расширения периферии, снижения энергопотребления и габаритов?