Re: Информация по развитию микросхемы 1874ВЕ7Т
Добавлено: 05 дек 2016, 15:51
Пока опытные образцы микросхемы находятся в производстве, появилась очередная наша статья, описывающая периферию нового МК.
Доброго времени суток!proton17 писал(а):Здравствуйте! Подскажите пожалуйста по реализации доступа к внешней памяти и Хэммингу. Будет ли раздельная шина адреса и данных? Хэмминг будет последовательным или для него предусмотрены отдельные разряды? Можно ли активировать защиту только на выбранные диапазоны внешней памяти? Есть ли отличия в реализации контроллера МПИ по сравнению с ВЕ7?
Если я правильно понял, то при таком варианте кодирования (4 бита) отсутствует возможность обнаружение двойной(множественной) ошибки? Кодирование шины адреса, как я понимаю, требует соответствующей ответной части. Т.е. МК просто генерирует код Хэминга для адреса и выдает его по шине IEMECC совместно с выдачей адреса, а дальнейшее его разгребание дело ответного устройства?Для Хеминга - отдельная 16-разрядная шина IEMECC, по 4 разряда кода Хеминга на каждый байт адреса/данных
Если используется 8-разрядный интерфейс к внешней памяти, то действительно, обнаруживается лишь одна ошибка. Если используется 16-разрядный режим, то обнаруживаются две ошибки (в каждом байте), если 32-разрядный, то - четыре.proton17 писал(а): Если я правильно понял, то при таком варианте кодирования (4 бита) отсутствует возможность обнаружение двойной(множественной) ошибки?
Кодирование адреса не происходит. Кодируются только данные. То есть, при использовании, например, 8-разрядного режима с кодированием, этот режим можно рассматривать как работу с внешней памятью, но 12-разрядной: микроконтроллер выставляет адрес, но должен с него считать и сами данные, и проверочные биты.proton17 писал(а): Кодирование шины адреса, как я понимаю, требует соответствующей ответной части. Т.е. МК просто генерирует код Хэминга для адреса и выдает его по шине IEMECC совместно с выдачей адреса, а дальнейшее его разгребание дело ответного устройства?
Нет, только защита внутренней памяти типа ОЗУ кодом Хэмминга.proton17 писал(а): Проводились ли какие-нибудь работы по повышению отказоустойчивости процессорного ядра? Мажоритирование регистров например?
JЗагружать ПО в PSRAM и выполнять из нее программы однозначно будет можно. С записью внешней памяти все обстоит сложнее, но так как процессор может формировать временную диаграмму для внешней памяти гораздо более гибко, чем ВЕ7Т, то попробуем реализовать и запись внешней памяти, установленной на нашу отладочную плату.proton17 писал(а):А что будет с интерфейсом JTAG в новом МК, можно ли будет читать/писать внутреннюю/внешнюю память, загружать ПО?
Реализуем механизм перепрошивки существующего отладчика для поддержки новой схемы.proton17 писал(а):Пойдет ли отладчик от ВЕ7 или нужно будет приобретать новый?
Техническое описание находится в стадии разработки. По завершению работ предоставим проект ТО для ознакомления.proton17 писал(а):Можно ознакомиться с предварительной версией ТО и ТУ?