Информация по развитию микросхемы 1874ВЕ7Т

Модераторы: gurzzza, pip, _sva_

_sva_
Специалист
Сообщения: 203
Зарегистрирован: 12 ноя 2009, 17:42
Откуда: Воронеж
Contact:

Re: Информация по развитию микросхемы 1874ВЕ7Т

Сообщение _sva_ » 05 дек 2016, 15:51

Пока опытные образцы микросхемы находятся в производстве, появилась очередная наша статья, описывающая периферию нового МК.
Вложения
периферия_28.pdf
(767.19 КБ) 113 скачиваний

proton17
Сообщения: 7
Зарегистрирован: 14 июл 2014, 12:50
Предприятие: ЗАО НТЦ "Модуль"
Откуда: Москва
Contact:

Re: Информация по развитию микросхемы 1874ВЕ7Т

Сообщение proton17 » 05 дек 2016, 18:09

Здравствуйте! Подскажите пожалуйста по реализации доступа к внешней памяти и Хэммингу. Будет ли раздельная шина адреса и данных? Хэмминг будет последовательным или для него предусмотрены отдельные разряды? Можно ли активировать защиту только на выбранные диапазоны внешней памяти? Есть ли отличия в реализации контроллера МПИ по сравнению с ВЕ7?

dav
Сообщения: 58
Зарегистрирован: 14 дек 2015, 09:21
Предприятие: АО НИИЭТ
Откуда: АО НИИЭТ, Воронеж

Re: Информация по развитию микросхемы 1874ВЕ7Т

Сообщение dav » 06 дек 2016, 10:10

proton17 писал(а):Здравствуйте! Подскажите пожалуйста по реализации доступа к внешней памяти и Хэммингу. Будет ли раздельная шина адреса и данных? Хэмминг будет последовательным или для него предусмотрены отдельные разряды? Можно ли активировать защиту только на выбранные диапазоны внешней памяти? Есть ли отличия в реализации контроллера МПИ по сравнению с ВЕ7?
Доброго времени суток!

1. Шина адреса и данных - мультиплексная, 32-разрядная (IEML[15:0] и IEMH[15:0]).
2. Для Хеминга - отдельная 16-разрядная шина IEMECC, по 4 разряда кода Хеминга на каждый байт адреса/данных
3. Активировать "Хемингование" возможно только для выбранного диапазона. Всего доступно до 8 настраиваемых диапазонов внешней памяти со своими сигналами выбора кристалла CS, настройками разрядности шины и активацией кода Хеминга.
4. Блоки МПИ используется аналогичный блоку в 1874ВЕ7Т, но появилась возможность тактировать МПИ от внешнего тактового сигнала. Также добавились сигналы блокировки передатчиков и внешние сигналы формирования адреса МПИ.

proton17
Сообщения: 7
Зарегистрирован: 14 июл 2014, 12:50
Предприятие: ЗАО НТЦ "Модуль"
Откуда: Москва
Contact:

Re: Информация по развитию микросхемы 1874ВЕ7Т

Сообщение proton17 » 06 дек 2016, 18:05

Для Хеминга - отдельная 16-разрядная шина IEMECC, по 4 разряда кода Хеминга на каждый байт адреса/данных
Если я правильно понял, то при таком варианте кодирования (4 бита) отсутствует возможность обнаружение двойной(множественной) ошибки? Кодирование шины адреса, как я понимаю, требует соответствующей ответной части. Т.е. МК просто генерирует код Хэминга для адреса и выдает его по шине IEMECC совместно с выдачей адреса, а дальнейшее его разгребание дело ответного устройства?

Проводились ли какие-нибудь работы по повышению отказоустойчивости процессорного ядра? Мажоритирование регистров например?

_sva_
Специалист
Сообщения: 203
Зарегистрирован: 12 ноя 2009, 17:42
Откуда: Воронеж
Contact:

Re: Информация по развитию микросхемы 1874ВЕ7Т

Сообщение _sva_ » 07 дек 2016, 09:28

proton17 писал(а): Если я правильно понял, то при таком варианте кодирования (4 бита) отсутствует возможность обнаружение двойной(множественной) ошибки?
Если используется 8-разрядный интерфейс к внешней памяти, то действительно, обнаруживается лишь одна ошибка. Если используется 16-разрядный режим, то обнаруживаются две ошибки (в каждом байте), если 32-разрядный, то - четыре.
proton17 писал(а): Кодирование шины адреса, как я понимаю, требует соответствующей ответной части. Т.е. МК просто генерирует код Хэминга для адреса и выдает его по шине IEMECC совместно с выдачей адреса, а дальнейшее его разгребание дело ответного устройства?
Кодирование адреса не происходит. Кодируются только данные. То есть, при использовании, например, 8-разрядного режима с кодированием, этот режим можно рассматривать как работу с внешней памятью, но 12-разрядной: микроконтроллер выставляет адрес, но должен с него считать и сами данные, и проверочные биты.
proton17 писал(а): Проводились ли какие-нибудь работы по повышению отказоустойчивости процессорного ядра? Мажоритирование регистров например?
Нет, только защита внутренней памяти типа ОЗУ кодом Хэмминга.

proton17
Сообщения: 7
Зарегистрирован: 14 июл 2014, 12:50
Предприятие: ЗАО НТЦ "Модуль"
Откуда: Москва
Contact:

Re: Информация по развитию микросхемы 1874ВЕ7Т

Сообщение proton17 » 07 дек 2016, 13:23

А что будет с интерфейсом JTAG в новом МК, можно ли будет читать/писать внутреннюю/внешнюю память, загружать ПО? Пойдет ли отладчик от ВЕ7 или нужно будет приобретать новый? Можно ознакомиться с предварительной версией ТО и ТУ?

_sva_
Специалист
Сообщения: 203
Зарегистрирован: 12 ноя 2009, 17:42
Откуда: Воронеж
Contact:

Re: Информация по развитию микросхемы 1874ВЕ7Т

Сообщение _sva_ » 07 дек 2016, 17:19

proton17 писал(а):А что будет с интерфейсом JTAG в новом МК, можно ли будет читать/писать внутреннюю/внешнюю память, загружать ПО?
JЗагружать ПО в PSRAM и выполнять из нее программы однозначно будет можно. С записью внешней памяти все обстоит сложнее, но так как процессор может формировать временную диаграмму для внешней памяти гораздо более гибко, чем ВЕ7Т, то попробуем реализовать и запись внешней памяти, установленной на нашу отладочную плату.
proton17 писал(а):Пойдет ли отладчик от ВЕ7 или нужно будет приобретать новый?
Реализуем механизм перепрошивки существующего отладчика для поддержки новой схемы.

dav
Сообщения: 58
Зарегистрирован: 14 дек 2015, 09:21
Предприятие: АО НИИЭТ
Откуда: АО НИИЭТ, Воронеж

Re: Информация по развитию микросхемы 1874ВЕ7Т

Сообщение dav » 08 дек 2016, 10:19

proton17 писал(а):Можно ознакомиться с предварительной версией ТО и ТУ?
Техническое описание находится в стадии разработки. По завершению работ предоставим проект ТО для ознакомления.

Ответить

Вернуться в «Микроконтроллер 1874ВЕ7Т»

Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и 1 гость